paramètre:
| anarana paramètre | sanda toetra |
| Voamarina ve i Rohs? | mihaona ny |
| Anaran'ny varotra | Xilinx (Xilinx) |
| Tohizo ny Code Compliance | compli |
| Ny kaody ECCN | 3A991.D |
| fara-fahakeliny ny famantaranandro | 667 MHz |
| JESD-30 code | Sary S-PBGA-B484 |
| Takelaka data JESD-609 | e1 |
| Hamandoana haavon'ny fahatsapana | 3 |
| isan'ny fidirana | 338 |
| Isan'ny singa lojika | 147443 |
| Fotoana famoahana | 338 |
| Isan'ny terminal | 484 |
| Fonosana vatana | PLASTIK/EPOXY |
| kaody fonosana | FBGA |
| Ampidiro ny code mitovy | BGA484,22X22,32 |
| Endriky ny fonosana | Square |
| Fonosana endrika | GRID ARRAY, FINE PITCH |
| Temperature Reflow ambony indrindra (Celsius) | 260 |
| herin'aratra | 1.2,1.2/3.3,2.5/3.3 V |
| Karazana lojika azo zahana | FIELD PROGRAMMABLE GATE ARRAY |
| Satan'ny fanamarinana | Tsy mahafeno fepetra |
| surface mount | ENY |
| TECHNOLOGY | CMOS |
| Toetran'ny terminal | Varahina VOLAVITA |
| Endrika terminal | BAOLINA |
| Toerana terminal | 0,8 mm |
| Toerana terminal | ambany |
| Fotoana faratampony amin'ny mari-pana reflow ambony indrindra | 30 |
Famaritana ankapobeny:
Ny Xilinx® 7 andiany FPGA dia ahitana fianakaviana FPGA efatra izay mamaly ny fepetra takian'ny rafitra feno, manomboka amin'ny vidiny mora, endrika kely,
saro-pady, fampiharana avo lenta ho an'ny bandwidth fifandraisana faran'izay avo indrindra, fahaiza-manao lojika, ary fahaiza-manao fanodinana famantarana ho an'ny fitakiana indrindra
fampiharana avo lenta.Ny FPGA andiany 7 dia ahitana:
• Fianakaviana Spartan®-7: Namboarina ho an'ny vidiny mora, hery ambany indrindra ary avo lenta
Fampisehoana I/O.Misy amin'ny vidiny mora, tena kely endrika
fonosana ho an'ny dian-tongotra PCB kely indrindra.
• Fianakaviana Artix®-7: Namboarina ho an'ny fampiharana herinaratra ambany mila serial
transceiver ary DSP avo lenta sy lojika.Manome ny ambany indrindra
tontalin'ny vidin'ny fitaovana ho an'ny famokarana avo lenta, saro-pady
fampiharana.
• Fianakaviana Kintex®-7: Nohatsaraina ho an'ny vidiny tsara indrindra amin'ny 2X
fanatsarana raha oharina amin'ny taranaka teo aloha, mamela kilasy vaovao
ny FPGA.
• Fianakaviana Virtex®-7: Namboarina ho an'ny fampisehoana rafitra ambony indrindra sy
fahaiza-manao miaraka amin'ny fanatsarana 2X amin'ny fahombiazan'ny rafitra.ambony indrindra
fitaovana fahaiza-manao azo atao amin'ny alalan'ny stacked silicon interconnect (SSI)
teknolojia.
Namboarina tamin'ny teknolojian'ny dingana manara-penitra, avo lenta, hery ambany (HPL), 28 nm, vavahady metaly avo lenta (HKMG), andiany 7 FPGA mamela
fitomboana tsy manam-paharoa amin'ny fahombiazan'ny rafitra miaraka amin'ny 2.9 Tb / s amin'ny bandwidth I / O, 2 tapitrisa lozika sela fahaiza-manao, ary 5.3 TMAC / s DSP, raha mandany 50% latsaka
hery noho ny fitaovana taranaka teo aloha mba hanolotra safidy azo zahana tanteraka amin'ny ASSP sy ASIC.
Famintinana ny endri-javatra 7 Series FPGA
• Lojika FPGA avo lenta avo lenta mifototra amin'ny fijery 6-input tena izy
up table (LUT) teknolojia azo amboarina ho fahatsiarovana zaraina.
• 36 Kb dual-port block RAM miaraka amin'ny lojika FIFO naorina ho an'ny angona on-chip
buffering.
• Haitao avo lenta SelectIO™ miaraka amin'ny fanohanana ny DDR3
interface tsara hatramin'ny 1,866 Mb/s.
• Fifandraisana serial haingam-pandeha miaraka amin'ny transceiver multi-gigabit naorina
manomboka amin'ny 600 Mb/s hatramin'ny max.tahan'ny 6.6 Gb/s hatramin'ny 28.05 Gb/s, manolotra a
maody ambany hery manokana, natao ho an'ny interface tsara chip-to-chip.
• Fifandraisana analogue azo amboarina (XADC), ahitana roa
12-bit 1MSPS analog-to-digital converters miaraka amin'ny on-chip thermal sy
famatsiana sensor.
• Sakafo DSP misy 25 x 18 multiplier, 48-bit accumulator, ary pre-adder
ho an'ny fanivanana avo lenta, ao anatin'izany ny symmetric optimized
coefficient sivana.
• Taila fitantanana famantaranandro mahery (CMT), manambatra ny dingana mihidy
loop (PLL) sy ny mpitantana famantaranandro mifangaro (MMCM) ho an'ny avo
mazava tsara sy ambany jitter.
• Alefaso haingana ny fanodinana mipetaka amin'ny processeur MicroBlaze™.
• Sakana mitambatra ho an'ny PCI Express® (PCIe), ho an'ny x8 Gen3
Famolavolana Endpoint sy Root Port.
• Safidy maro isan-karazany, anisan'izany ny fanohanana ny
fahatsiarovana entana, encryption AES 256-bit miaraka amin'ny HMAC/SHA-256
fanamarinana, ary fanaraha-maso sy fanitsiana SEU naorina.
• Vidiny mora, fatorana tariby, tsipìka fandalovana tsy misy dikany, ary famadihana fanindroany avo lenta
fonosana chip manolotra fifindra-monina mora eo amin'ny olona ao amin'ny fianakaviana
ny fonosana mitovy.Ny fonosana rehetra azo alaina amin'ny Pb-free ary voafantina
fonosana amin'ny safidy Pb.
• Natao ho an'ny fampisehoana avo lenta sy hery ambany indrindra amin'ny 28 nm,
HKMG, HPL process, 1.0V core voltage process technology ary
0.9V core voltage safidy ho an'ny hery ambany kokoa.
